信號發(fā)生器的發(fā)展過程及現(xiàn)狀

　　一、信號發(fā)生器的發(fā)展

　　單片微型計(jì)算機(jī)簡稱信號發(fā)生器，是指集成在一塊芯片上的計(jì)算機(jī)，信號發(fā)生器的產(chǎn)生與發(fā)展和微處理器的產(chǎn)生與發(fā)展大體同步,自1971年美國Intel公司首先推出4位微處理器以來,它的發(fā)展到目前為止大致可分為5個(gè)階段：

　　第1階段（1971～1976）：信號發(fā)生器發(fā)展的初級階段。發(fā)展了各種4位信號發(fā)生器，

　　第2階段（1976～1980）：初級8位機(jī)階段。以1976年Intel公司推出的MCS—48系列為代表，采用將8位CPU、8位并行I/O接口、8位定時(shí)/計(jì)數(shù)器、RAM和ROM等集成于一塊半導(dǎo)體芯片上的單片結(jié)構(gòu)，功能上可滿足一般工業(yè)控制和智能化儀器、儀表等的需要。

　　第3階段（1980～1983）：高性能信號發(fā)生器階段。這一階段推出的高性能8位信號發(fā)生器普遍帶有串行口，有多級中斷處理系統(tǒng)，多個(gè)16位定時(shí)器/計(jì)數(shù)器。片內(nèi)RAM、ROM的容量加大,且尋址范圍可達(dá)64KB。

　　第4階段（1983～80年代末）：16位信號發(fā)生器階段。1983年Intel司又推出了高性能的16位信號發(fā)生器MCS—96系列，網(wǎng)絡(luò)通信能力有顯著提高。

　　第5階段（90年代）：信號發(fā)生器在集成度、功能、速度、可靠性、應(yīng)用領(lǐng)域等向更高水平發(fā)展。

　　二、信號發(fā)生器的現(xiàn)狀

　　目前，信號發(fā)生器正朝著高性能和多品種方向發(fā)展，尤其是八位信號發(fā)生器已成為當(dāng)前信號發(fā)生器中的主流。信號發(fā)生器的發(fā)展具體體現(xiàn)在如下四個(gè)方面：

　　1、CPU功能增強(qiáng)

　　CPU功能增強(qiáng)主要表現(xiàn)在運(yùn)算速度和精度的提高方面。為了提高運(yùn)算速度和精度，信號發(fā)生器通常采用布爾處理機(jī)和把CPU的字長增加到16位或32位。例如MCS—96/98和HPCI6040等信號發(fā)生器。

　　2、內(nèi)部資源增多

　　目前，信號發(fā)生器內(nèi)部的ROM容量已達(dá)32KB，RAM數(shù)量已達(dá)1KB，并具有掉電保護(hù)功能，常用I/O電路有串行和并行I/O接口，A/D和D/A轉(zhuǎn)換器，定時(shí)器/計(jì)數(shù)器，定時(shí)輸出和信號捕捉輸入，系統(tǒng)故障監(jiān)測和DMA

　　通道電路等。

　　3、引腳的多功能化

　　隨著芯片內(nèi)部功能的增強(qiáng)和資源的豐富，信號發(fā)生器所需的引腳數(shù)也會(huì)相應(yīng)增加，這是不可避免的。例如：一個(gè)能尋址1MB存儲(chǔ)空間的信號發(fā)生器需要20條地址線和8條數(shù)據(jù)線。太多的引腳不僅會(huì)增加制造時(shí)的困難，而且也會(huì)使芯片的集成度大為減小。為了減少引腳數(shù)量，提高應(yīng)用靈活性，信號發(fā)生器中普遍采用一腳多用的設(shè)計(jì)方案。

　　4、低電壓和低功耗

　　在許多應(yīng)用場合，信號發(fā)生器不僅要有很小的體積，而且還需要較低的工作電壓和極小的功耗。因此，信號發(fā)生器普遍采用CHMOS工藝，并增加空閑和掉電兩種工作方式。